Vic's 疊代筆記 Iteration Notes: [機構工程師的日常]:電子×機構協同設計、PCBA 組合、干涉檢查

一般認為機構設計就是「畫一個漂亮的外殼」——然而機構工程師真正的日常，是一整套「電子與機構的協同流程」。

向任職於系統廠的前輩請教機構工程師的工作內容，整理成此篇認知筆記.

本篇整理電子與機構的標準工業協同流程，以及機構工程師取得資料後如何進行 3D 組合與干涉檢查（Collision Detection）。

電子與機構協同設計的標準工業流程

電子端的標準流程相當固定：

EE 依據客戶Product Requirement Document(PRD) 先出外觀 ID 圖與客戶溝通，再依據 MCO（Mechanical Control Outline）PCB outline 將主要元件位置跟禁佈區與限高區 決定。
EE 設計電路——拆解供電、介面、功率、通訊協議
運用OrCAD 完成 電路原理圖(Schematic)
搜尋 適合的電子料件（比對 Datasheet、下載供應商 3D model）
接著進入 PCB 佈局(Placement) 與 走線(Layout)
每個料件都要有對應的 3D CAD model——這一步是 EE 交付給機構端的「介面合約」

關鍵協同節點:EE 和 Layout 單位在 PCB Placement 完成階段,必須與機構進行 3D 組合與干涉檢查(Collision Detection)。這並非機構單方面的工作，而是「EE 提供資料 → 機構進行驗證」的雙向循環。

階段	EE(電子)	ME(機構)
1. 需求	閱讀 Product Requirement Document（PRD），拆解電氣規格：供電、介面、功率	閱讀 PRD，拆解機構規格：尺寸、裝配、環境、成本
2. 設計主體	以 OrCAD 繪製 Schematic → 選料 → 取得各料件的 3D CAD model	3D 建模外殼、固定柱、開孔；待 PCBA 資料回傳後再組裝驗證
3. PCB	PCB Placement(零件佈局)→ Routed(Layout 走線)	—（待 Placement 凍結）
4. 協同檢查	Placement 凍結後交付：DXF / STEP / 高度表	PCBA 匯入 3D CAD，進行組合與干涉檢查(Collision Detection)
5. 收斂	收到干涉報告 → 調整 placement 或降低料高	修正外殼／開孔 → 再次驗證 → 凍結

機構工程師取得 EE 交付物後，核心工作僅有三項：

最後一點常被忽略，卻最為關鍵：干涉檢查並非「鎖上即可」，而是「每一顆料件與外殼至少保持 0.5mm 安全間隙」。SMT 大電容、BGA、接頭最容易在實品上發生擦碰。

EE 交付給機構的通常並非完整 3D 檔，而是「DXF 2D 板圖 + 高度表 + 必要料件的 STEP」——機構需自行將 2D 資料建構為 3D 組件：

順序	動作
1	取得 DXF後，以「長出實體（Extrude）」補上板厚（通常為 1.6mm），並依定位孔基準挖出定位孔——先建立板子實體，後續步驟才能進行
2	列出會卡到外殼的高大元件（大電容、綠色接線端子、接頭、開關等），向 EE 索取料件高度資料（datasheet 或 EE 的 BOM 表）
3	下載關鍵零件的 STEP 檔（供應商官方 3D 模型），依 DXF 的 2D 位置鎖定位——以 3D 實體組合成
4	設計外殼、固定柱、開孔（USB 孔、接線端子孔、按鍵孔），置入 PCBA 的 3D 組合場景中
5	執行干涉檢查：外殼鎖上時是否壓到任何電阻／電容／接頭？接頭開孔與端子中心的位置、尺寸是否精準？
6	若發現壓到或卡到 → 回報 EE 調整 placement 或更換較矮料件，再重複步驟 4–5

「以為電容沒有那麼高」——Datasheet 上的高度通常是封裝外廓，實際焊接後（含焊料）會再高 0.5～1mm。干涉檢查時 統一往上加 10% 安全間隙，或向 EE 索取含焊接的高度。
「端子開孔剛好套入」——未計入公差！端子插頭有公差，塑膠殼有成型公差，「剛好」等於必定卡住。 所有接頭孔至少加 0.3mm 徑向公差，並加上導角以利插入。
「遺漏固定柱」——PCBA 僅靠放置固定，會導致散熱差、震動斷焊。固定柱（或沉頭螺絲）是結構剛性的一部分，而非裝飾。

機構工程師的核心能力並非「會畫外殼」，而是「讀懂 EE 資料 → 將 2D 建構為 3D → 以干涉檢查驗證「能鎖上、不壓到、接頭精準」」的完整閉環。流程順暢，實品上線的失敗率便會降低——這套協同流程，是產品能否在市場上站穩的關鍵。